１ 目的：将成熟设计标准化，便于重复利用。通过对该规范的学习，能够掌握 ＰＨＹ原理并能做相关的设
计。 ２ 内容简介
２．１ 设计目标 ２．２ 设计方法
２．３ ＰＨＹ的基本概念 ２．４ 原理描述 ２．５ 典型ＰＨＹ分析 ２．６ 典型原理图参考 ２．７ 典型ＰＣＢ参考 ２．８ 常见ＰＨＹ简单介绍 ２．９ 引用的资料和标准
２．１０ ＰＨＹ调试方法和注意事项 ３ 设计目标：
３．１ 正确、快速设计ＰＨＹ的原理图 ３．２ 正确、快速设计ＰＨＹ 的ＰＣＢ ３．３ 快速调试出ＰＨＹ的实际电路 ４ 设计方法：
４．１ 阅读ＰＨＹ设计规范，对其有一个全面的了解 ４．２ 仔细阅读要使用的ＰＨＹ的相关资料
４．３ 找出使用的ＰＨＹ和规范中典型ＰＨＹ的不同之处，加以分析 ４．４ 在典型ＰＨＹ设计基础上进行修改 ５ ＰＨＹ的基本概念：
５．１ 在ＯＳＩ基准模型中，ＰＨＹ属于哪一层？
在ＯＳＩ的７层基准模型中我们使用的ＰＨＹ属于第一层－－物理层（ ＰＨＹ）。物理层协议可定义电气信号、线的状态、时钟要求、数据编码和数据传输用的连接器。数据链路层可以通过定义好的接口而与物理层通话。例如ＭＡＣ 可以利用介质无关性接口（ ＭＩＩ）与ＰＨＹ进行数据交换。 ５．２ ＰＨＹ的基本作用：
５．３．１ 对端口ＬＩＮＫ状态的判断； ５．３．２ 自动协商，当然ＭＡＣ可以修改ＰＨＹ的寄存器间接控制自动协商； ５．３．３ 完成ＭＩＩ（ＲＭＩＩ）数据和串行数据流之间的转化：包括４Ｂ／５Ｂ的编码的转化（不包括
１０ＢＡＳＥＴ）；串并转换；最后转换成低压信号，根据端口不同的工作模式，转换方式也有所不同。例如在１００ＢＡＳＥ－Ｔ下是ＭＬＴ－３；在１０ＢＡＳＥ－Ｔ下是曼彻斯特编码。 ５．３．４ 在ＭＩＩ的工作方式下，完成冲突检测。若是工作于ＲＭＩＩ模式下则此项任务由ＭＡＣ完成。 ５．３ １０／１００Ｍ ＰＨＹ的接口。
５．３．１ ＰＨＹ 与以太网的接口（ＭＤＩ）（介质相关接口） 网络介质用于计算机之间的信号传递。１００ＢａｓｅＴ主要采用三种不同类型的网络介质，分别是１００ＢａｓｅＴＸ，１００ＢａｓｅＦＸ，和１００ＢａｓｅＴ４。
如上图所示，在统一的ＩＥＥＥ ８０２．３ ＭＡＣ层下面有三种不同的物理层介质，可以分别用来满足不同的布线环境。其中，１００ＢａｓｅＴＸ继承了１０ＢａｓｅＴ５布线系统，在布线不变的情况下，把１０ＢａｓｅＴ设备更换成１００ＢａｓｅＴＸ设备就可以直接升级为快速以太网系统；同样，１００ＢａｓｅＦＸ继承了１０ＢａｓｅＦＬ多模光纤系统，也可以直接升级到１００Ｍｂｐｓ；对于一些较早的采用３类ＵＴＰ的以太网系统，可以采用１００ＢａｓｅＴ４进行升级。 ５．３．１．１ １００ＢＡＳＥ－ＴＸ是一种使用５类数据级无屏蔽双绞线或屏蔽双绞线的快速以太网技术。它使用两
对双绞线，一对用于发送，一对用于接收数据。在传输中使用４Ｂ／５Ｂ编码方式，信号频率为１２５ＭＨｚ。符合ＥＩＡ５８６的５类布线标准和ＩＢＭ的ＳＰＴ １类布线标准。使用同１０ＢＡＳＥ－Ｔ相同的ＲＪ－４５连接器。它的最大网段长度为１００米。它支持全双工的数据传输。５类电缆的传输速度最小为０．５７ｂｔ／ｍ（ｂｔ表示１０ｎｓ），快速以太网规定网络接口ｐｈｙ的延迟不能超过２５ｂｔ，Ｉ类中继器的任意两个端口的延迟不能超过７０ｂｔ，ＩＩ类中继器（所有端口都是１００ＢＡＳＥ－ＴＸ）的任意两个端口的延迟不能超过４６ｂｔ。根据以上计算，在保证能够完成冲突检测的前提下，５类电缆布线的长度可以大于１００米。但是在电缆安装的时候，必须符合ＥＩＡ／ＴＩＡ－５６８标准，它描述了接线箱和网络节点之间的电缆长度。这一段长度在以太网规范中定义为链段。１００ＢＡＳＥ－ＴＸ规范支持最大长度为１００米的链段。就是说连接任意两个ＭＤＩ的网线的长度不能大于１００米。所以在１００ＢＡＳＥ－ＴＸ中ＰＨＹ的设计只要保证最大长度１００米的应用。 ５．３．１．２ １００ＢＡＳＥ－ＦＸ是一种使用光缆的快速以太网技术，可使用单模和多模光纤。在传输中使用４Ｂ／５Ｂ
编码方式，信号频率为１２５ＭＨｚ。它使用ＭＩＣ／ＦＤＤＩ连接器、ＳＴ连接器或ＳＣ连接器。它的最大网段长度为１５０ｍ、４１２ｍ、２０００ｍ或更长至１０公里，这与所使用的光纤类型和工作模式有关。它支持全双工的数据传输。１００ＢＡＳＥ－ＦＸ特别适合于有电气干扰的环境、较大距离连接、或高保密环境等情况下的适用。 ５．３．１．３ １００ＢＡＳＥ－Ｔ４是一种可使用３、４、５类无屏蔽双绞线或屏蔽双绞线的快速以太网技术。它使
用４对双绞线，３对用于传送数据，１对用于检测冲突信号。在传输中使用８Ｂ／６Ｔ编码方式，信号频率为２５ＭＨｚ。符合ＥＩＡ５８６结构化布线标准。使用同１０ＢＡＳＥ－Ｔ相同的ＲＪ－４５连接器。它的最大网段长度为１００米。 ５．３．２ ＰＨＹ与ＭＡＣ的接口方式也有几种，如：ＭＩＩ，ＲＭＩＩ，ＳＭＩＩ，ＳＳＭＩＩ。一般我们目前使用ＰＨＹ都提
供ＲＭＩＩ接口，ＲＭＩＩ信号是根据ＰＨＹ内部的ＭＩＩ的信号进行编码或译码，也就是说支持ＲＭＩＩ 的ＰＨＹ内部都有ＭＩＩ信号，只是未必有提供给用户。具体使用那一种的ＰＨＹ必须根据ＭＡＣ芯片对功能和接口的要求来决定。
６ １０／１００ ＰＨＹ 原理描述 ６．１ 定义：支持ＩＥＥＥ ８０２．３ １０ＢＡＳＥＴ 和 １００ＢＡＳＥＴ物理层应用的收发器。 ６．２ 应用范围：交换机，中继器，网卡。 6.3 功能：PHY是一个物理层的设备，是数据链路层的媒体访问控制部分和媒体的接口。ＰＨＹ对所有
传输的数据，只是进行编码转化，没有对有效数据信号进行任何分析或改变。但是MAC所有的数据传输都必须经过PHY发送和接收才会传输到目标MAC。此外，PHY还可以完成连接判断，自动协商以及冲突检测。MAC可以通过修改PHY的寄存器完成对自动协商的监控，当然也可以读取PHY的寄存器来判断PHY的状态。
图 ５．１
其中：
ＡＵＩ ＝ＡＴＴＡＣＨＭＥＮＴ ＵＮＩＴ ＩＮＴＥＲＦＡＣ （附属接口）连接单元接口 ＭＤＩ ＝ＭＥＤＩＵＭ ＤＥＰＥＮＤＥＮＴ ＩＮＴＥＲＦＡＣ （媒体依赖接口）介质相关接口 ＭＩＩ ＝ＭＥＤＩＡ ＩＮＤＥＰＥＮＤＥＮＴ ＩＮＴＥＲＦＡＣ （媒体无关接口）
ＰＬＳ ＝ＰＨＹＳＩＣＡＬ ＬＡＹＥＲ ＳＩＧＮＡＬＩＮＧ （物理层信号）物理层信令子层 ＰＣＳ ＝ＰＨＹＳＩＣＡＬ ＣＯＤＩＮＧ ＳＵＢＬＡＹＥＲ （物理编码子层）
ＰＭＡ ＝ＰＨＹＳＩＣＡＬ ＭＥＤＩＵＭ ＡＴＴＡＣＨＭＥＮＴ （物理媒体附属）物理介质连接子层 ＰＨＹ ＝ＰＨＹＳＩＣＡＬ ＬＡＹＥＲ ＤＥＶＩＣＥ （物理层器件） ＰＭＤ ＝ＰＨＹＳＩＣＡＬ ＭＥＤＩＵＭ ＤＥＰＥＮＤＥＮＴ （物理媒体依赖）物理介质相关子层 ６．４ 主要组成部分
由图５．１可知ＰＨＹ工作在１０Ｍｂｐｓ时和工作在１００Ｍｂｐｓ时，其需要的功能不同。目前我们讨论的１０／１００ＰＨＹ是将其做到了一起，内部都是由ＰＣＳ／ＰＭＡ／ＰＭＤ及媒体无关接口，ＭＤＩ接口组成的。只不过是当ＰＨＹ工作在１０Ｍｂｐｓ时，有些功能没有用到。
６．４．１ ＰＣＳ（ＰＨＹＳＩＣＡＬ ＣＯＤＩＮＧ ＳＵＢＬＡＹＥＲ）：在１００ＢＡＳＥ－Ｘ模式时，提供ＲＭＩＩ 接口、４Ｂ／５Ｂ编码、串并转换以及冲突检测功能，同时只要ＴｘＥＮ无效就提供“ｉｄｌｅ”信号给ＰＭＤ层。在１０ＢＡＳＥ－Ｔ模式下只提供接口和串并转换功能。
６．４．２ ＰＭＡ（ＰＨＹＳＩＣＡＬ ＭＥＤＩＵＭ ＡＴＴＡＣＨＭＥＮＴ）：提供对ＬＩＮＫ状态的判断和载波侦听的功能，完成串行信号和ＮＲＺＩ信号之间的转化。ＰＭＡ使用标准的方法来判断端口的ＬＩＮＫ状态。当ＰＭＡ判断到对方设备存在的时候，如果自动协商使能，就会开始同对方进行自动协商确定端口的工作模式；当对方不支持自动协商的时候，端口的工作模式根据并行探测的结果。当有数据接收或者发送的时候会导致ＣＲＳ（ｃａｒｒｉｅｒ ｓｅｎｓｅ）的置位。在ＰＭＡ层，有的ＰＨＹ支持Ｆａｒ－Ｅｎｄ－Ｆａｕｌｔ，例如ＭＡＲＶＥＬＬ ８８Ｅ３０８１ ６．４．３ ＰＭＤ（ＰＨＹＳＩＣＡＬ ＭＥＤＩＵＭ ＤＥＰＥＮＤＥＮＴ）：提供对信号的ｓｃｒａｍｂｌｉｎｇ／ ｄｅｓｃｒａｍｂｌｉｎｇ；对信号进行编
码，在１００ＴＸ下是ＭＬＴ－３ ， 在１０Ｔ下是Ｍａｎｃｈｅｓｔｅｒ； ｐｏｌａｒｉｔｙ ｃｏｒｒｅｃｔｉｏｎ；ｂａｓｅｌｉｎｅ ｗａｎｄｅｒ
ｃｏｒｒｅｃｔｉｏｎ 等功能。其中的ｓｃｒａｍｂｌｉｎｇ（扰频）／ ｄｅｓｃｒａｍｂｌｉｎｇ（解扰）和ｂａｓｅｌｉｎｅ ｗａｎｄｅｒ（基线漂移）功能是１００ＢＡＳＥＴＸ专有的。有的ＰＨＹ是双绞线与光纤可替换的，当工作于ＦＸ模式的时候，由ＰＭＡ提供ｐｓｅｕｄｏ－ＥＬＣ（伪电缆）接口，ＰＭＤ的功能由光纤收发器完成。光纤收发器的具体描述详见《１００ＦＸ设计规范》。 ６．４．４ 媒体无关接口 ６．４．４．１ ＭＩＩ接口 ６．４．４．１．１ ＴＸＣＬＫ（发送时钟）： 由ＰＨＹ产生，为Ｒｅｃｏｎｃｉｌｉａｔｉｏｎ ｓｕｂｌａｙｅｒ到ＰＨＹ的ＴＸ＿ＥＮ，ＴＸＤ
和 ＴＸ＿ＥＲ信号的参考时钟。它的频率是正常数据传输速率的２５％±１００ ｐｐｍ．，即若ＰＨＹ工作在１００Ｍｂｐｓ，则ＴＸＣＬＫ的频率为２５ＭＨｚ；若ＰＨＹ工作在１０Ｍｂｐｓ，则ＴＸＣＬＫ的频率为２．５ＭＨｚ。其占空比为３５％到６５％之间。ＴＸＣＬＫ来源于ＰＨＹ的系统时钟，提供给ＭＡＣ作为发送使用的参考时钟。 ６．４．４．１．２ ＲＸＣＬＫ（接收时钟）： 由ＰＨＹ产生，为ＰＨＹ 到Ｒｅｃｏｎｃｉｌｉａｔｉｏｎ ｓｕｂｌａｙｅｒ的ＲＸ＿ＤＶ，ＲＸＤ和 ＲＸ＿ＥＲ信号的参考时钟。它的频率是收到数据的传输速率的２５％±１００ ｐｐｍ．，即若ＰＨＹ工作在１００Ｍｂｐｓ，则ＲＸＣＬＫ的频率为２５ＭＨｚ；若ＰＨＹ工作在１０Ｍｂｐｓ，则ＲＸＣＬＫ的频率为２．５ＭＨｚ。其占空比为３５％到６５％之间。这个时钟的来源会根据端口的工作状态改变，当有数据接收的时候，时钟是从接收到的数据中恢复出来的，当没有数据接收的时候，使用ＰＨＹ的系统时钟。（基本上是如此，当然１０Ｍ和１００Ｍ略有不同，因为１００Ｍ传输的是５Ｂ编码，当空闲的时候依然有数据传输）
６．４．４．１．３ ＴＸ＿ＥＮ（传输使能）： 由Ｒｅｃｏｎｃｉｌｉａｔｉｏｎ ｓｕｂｌａｙｅｒ产生，靠ＴＸＣＬＫ 同步，在ＭＩＩ上有
要发送的半元（ｎｉｂｂｌｅｓ）时有效（高有效），直到一个帧的最后ｎｉｂｂｉｅｓ传输完后一个ｔｘｃｌｋ变无效。
６．４．４．１．４ ＴＸＤ（发送数据）： 由ＴＸＤ（０：３）四位组成。由Ｒｅｃｏｎｃｉｌｉａｔｉｏｎ ｓｕｂｌａｙｅｒ产生，靠ＴＸＣＬＫ
同步，在ＴＸ＿ＥＮ有效时将数据传输给ＰＨＹ，若ＴＸ＿ＥＮ无效，传给ＰＨＹ的数据无效。ＴＸＤ０为ｌｅａｓｔ有效ｂｉｔ。
６．４．４．１．５ ＴＸ＿ＥＲ（传输译码错误）：由Ｒｅｃｏｎｃｉｌｉａｔｉｏｎ ｓｕｂｌａｙｅｒ产生，靠ＴＸＣＬＫ 同步，在ＴＸ＿ＥＮ
有效时若ＴＸ＿ＥＲ有效（高有效）则说明其有效周期对应传输的数据有错误，对于这样的帧ＰＨＹ会将其丢掉。同时当ＰＨＹ工作在１０Ｍｂｐｓ时，不对ＴＸ＿ＥＲ信号做出反应。另有些Ｒｅｃｏｎｃｉｌｉａｔｉｏｎ ｓｕｂｌａｙｅｒ给不出来ＴＸ＿ＥＲ，ＰＨＹ需将其对应的ＴＸ＿ＥＲ脚拉低。 ６．４．４．１．６ ＲＸ＿ＤＶ （接收数据有效）： 由ＰＨＹ驱动，靠ＲＸＣＬＫ 同步，从ＰＨＹ有数据要通过ＲＸＤ在ＭＩＩ
上发送ｎｉｂｂｌｅｓ时有效（高有效），直到一个帧的最后ｎｉｂｂｉｅｓ传输完后一个ＲＸＣＬＫ变无效。 ６．４．４．１．７ ＲＸＤ（接收数据）： 由ＲＸＤ（０：３）四位组成。从ＰＨＹ发到Ｒｅｃｏｎｃｉｌｉａｔｉｏｎ ｓｕｂｌａｙｅｒ，靠ＲＸＣＬＫ
同步。在ＲＸ＿ＤＶ有效时将数据传输给Ｒｅｃｏｎｃｉｌｉａｔｉｏｎ ｓｕｂｌａｙｅｒ，若ＲＸ＿ＤＶ无效，则传给Ｒｅｃｏｎｃｉｌｉａｔｉｏｎ ｓｕｂｌａｙｅｒ的数据无效。ＲＸＤ０为ｌｅａｓｔ有效ｂｉｔ。
６．４．４．１．８ ＲＸ＿ＥＲ（接收错误）： 由ＰＨＹ产生，靠ＲＸＣＬＫ 同步，在ＲＸ＿ＤＶ有效时若ＲＸ＿ＥＲ有效（高
有效）则说明其有效周期对应传输的数据有错误。 ６．４．４．１．９ ＣＲＳ（载波检测）： 有效（高有效）表示ＰＨＹ有数据的发送或者接收，一旦信道空闲则无
效。当全双工的时候，只有接收会导致ＣＲＳ的置位。ＣＲＳ不需要时钟来同步。
６．４．４．１．１０ ＣＯＬ （冲突探测）： 有效（高有效）时表示媒体传输线上有冲突（即端口工作于半双工
同时有数据的接收和发送）产生，冲突消失即变无效。不需要时钟来同步。 ６．４．４．１．１１ ＭＤＣ（管理数据时钟）： 是管理接口为传输管理数据ＭＤＩＯ而传输给ＰＨＹ的时钟信号，和
ＲＸＣＬＫ和ＴＸＣＬＫ没关系。最小周期为４００ｎｓ。 ６．４．４．１．１２ ＭＤＩＯ（管理数据输入／输出）： 是ＰＨＹ和ＳＴＡ (station management entity) 间的双向数据
通道，用来传输控制信息和状态。控制信息由ＳＴＡ驱动，ＰＨＹ靠ＭＤＣ来同步采样；状态信息由ＰＨＹ驱动，ＳＴＡ靠ＭＤＣ来同步采样。 ６．４．４．２ ＲＭＩＩ接口：ＭＩＩ每组有１６根线，ＲＭＩＩ每组减少到８根，（两根ＴＸ，两根ＲＸ，ＴＸＥＮ，ＲＸＤＶ，ＣＬＫ
和ＲＸＥＲ（在ＰＨＹ上））取消了冲突检测，载波侦听，传输错误和４根数据线，传输的参考时钟提高到５０ＭＨＺ。（在以１０Ｍ传输时，时钟为５ＭＨＺ，每十个脉冲采样一次就降为５ＭＨＺ）需要特别说明的是：在ＭＩＩ的时候，冲突检测由ＰＨＹ完成；但是ＲＭＩＩ的时候，冲突检测由ＭＡＣ完成。ＭＡＣ把ＴＸＥＮ和ＣＲＳＤＶ信号的“近似与”作为冲突的判定标准。 ６．４．４．３ ＳＭＩＩ接口：ＳＭＩＩ的时候，每组只有使用４根线，数据线２根，时钟线１根（共享），同
步线１根（共享）。传输的参考时钟为１２５ＭＨＺ。数据信号和控制（状态）信号被编码成一个个１０ＢＩＴ的字段，由ＭＡＣ产生的同步信号ＳＹＮＣ作为分界进行传输。ＭＡＣ每隔１０个ＣＬＫ产生一个ＳＹＮＣ有效信号（高有效）。当端口工作于１００Ｍ的时候，每一个分界表示一个字节；１０Ｍ的时候１０个分界才表示一个字节。在接收方向上，除了数据传输，还有状态传输；但是在发送方向上只有数据传输。 ６．４．４．４ ＳＳＭＩＩ接口：Ｓｏｕｒｃｅ Ｓｙｎｃｈｒｏｎｏｕｓ ＳＭＩＩ，在ＳＭＩＩ中时钟信号和同步信号都是由ＭＡＣ产
生，当ＳＭＩＩ的传输延迟大于１ｎＳ的时候此两个信号不能作为ＰＨＹ的传输依据，这样就有了ＳＳＭＩＩ信号。ＳＳＭＩＩ信号与ＳＭＩＩ信号的主要区别在于每个传输的方向上都有时钟信号和同步信号，ＭＡＣ或者ＰＨＹ在自己的发送方向上都有驱动时钟和同步信号，确保传输到对方的时候信号的同步性。 ６．４．５ ＭＤＩ接口：不同的ＰＭＤ对应着不同的ＭＤＩ接口，当端口工作于１００Ｍ的时候，主要有３
种网络介质，１００ＢＡＳＥＴＸ、１００ＢＡＳＥＦＸ和１００ＢＡＳＥＴ４。拿１００ＢＡＳＥＴＸ作为例子：１００ＢＡＳＥ－ＴＸ是一种使用５类数据级无屏蔽双绞线或屏蔽双绞线的快速以太网技术。它使用两对双绞线，一对用于发送，一对用于接收数据。在传输中使用４Ｂ／５Ｂ编码方式，信号频率为１２５ＭＨｚ。ＰＨＹ的ＭＤＩ接口通过隔离变压器和ＲＪ４５后与网线相接，主要目的是为了实现电气隔离和对电磁干扰的屏蔽。 ６．５ 工作原理：
６．５．１ Ａｕｔｏ－ｎｅｇｏｔｉａｔｉｏｎ与Ｐａｒａｌｌｅｌ Ｄｅｔｅｃｔｉｏｎ：
６．５．１．１ 当连接的双方都有自动协商能力的时候，ＰＨＹ通过发送 ＦＬＰ（ Ｆａｓｔ Ｌｉｎｋ Ｐｕｌｓｅ快速链路
脉冲）来决定端口的工作模式，每一个ＦＬＰ脉冲群包括３３个脉冲，每个脉冲间隔６２．５ｕｓ，脉冲群的间隔为１６±８ｍｓ。奇数脉冲代表时钟长有，偶数脉冲表示数据，有脉冲信号为“１”，没有脉冲信号为“０”。每个ＦＬＰ包含１６ｂｉｔｓ数据即所谓的“ｐａｇｅ”。所有的支持Ａｕｔｏ－ｎｅｇｏｔｉａｔｉｏｎ的器件必须能够读懂“ｂａｓｅ ｐａｇｅ”。有些ｐｈｙ支持“ｎｅｘｔ ｐａｇｅ”功能。通过交换“ｂａｓｅ ｐａｇｅ 互相相连的两方可告知对方它的实际能力（速度、双工等）。ＰＨＹ选择双方都有的最高能力作为端口的工作模式。
６．５．１．２ 当连接的双方只有一方支持自动协商的时候，没有自协商能力的一方发送ＮＬＰ（ｎｏｒｍａｌ ｌｉｎｋ
ｐｕｌｓｅｓ ｉｎ １０Ｍｂｐｓ）或者Ｉｄｌｅ Ｓｙｍｂｏｌｓ（１００Ｍｂｐｓ）；有自动协商能力的ＰＨＹ 探测线路上的速度信息，配置端口为１０Ｍ半双工或者是１００Ｍ半双工。ＮＬＰ是每间隔１６±８ｍｓ 发送一个脉冲，ＩＤＬＥ就是全“１”信号。
６．５．１．３ 所以当强制端口工作于全双工的时候，就必须保证连接的对方也是强制于此种工作状态，
否则对方（具有自协商能力的一方）会选择端口的工作状态为半双工，双方能够连接上且按照各自的模式工作。当连接的双方都没有自协商能力的时候，双方都发送ＮＬＰ（ｎｏｒｍａｌ ｌｉｎｋ ｐｕｌｓｅｓ ｉｎ １０Ｍｂｐｓ）或者Ｉｄｌｅ Ｓｙｍｂｏｌｓ（１００Ｍｂｐｓ），如果探测到的速度信息与自己发送的一致，双方就按照自己的工作模式ＬＩＮＫ上且开始工作。如果一方强制为１００Ｍ全双工，另一方为强制为１００Ｍ半双工的时候，能够连接上且按照各自的模式工作。 ６．５．２ Ｆａｒ Ｅｎｄ Ｆａｕｌｔ Ｉｎｄｉｃａｔｉｏｎ （ＦＥＦＩ）：ＦＥＦＩ是ＰＨＹ的一个可选的功能，它主要是为了避免
出现只有一方ＬＩＮＫ上的状态。例如：两个通过网络介质连接的端口，当有一个方向的连接介质出现问题的时候，会导致甲方接收到信号认为ＬＩＮＫ上，而乙方没有接收到信号认为没有ＬＩＮＫ上。这时乙方会发送８４个１和一个０来告诉甲方连接有问题。 ６．５．３ Ａｕｔｏ ＭＤＩ／ＭＤＩＸ Ｃｒｏｓｓｏｖｅｒ：Ｃｒｏｓｓｏｖｅｒ是ＰＨＹ的一个可选的功能，具有此功能的ＰＨＹ能
够根据对方的发送和接收信号，使用ＭＤＩ或者是ＭＤＩＸ。连接的双方，只要有一方具有Ｃｒｏｓｓｏｖｅｒ，就可实现功能。此时双方无论使用正线还是反线都能连接上。 ６．５．４ ＳＭＩ管理接口：这个接口允许上层器件监控ＰＨＹ。物理接口包括一个数据线（ＭＤＩＯ）和一根时钟线（ＭＤＣ）。ＭＡＣ利用ＳＭＩ可以完成以下功能： ６．５．４．１ 写ＰＨＹ的寄存器：
强制端口的工作状态；指导ＰＨＹ完成自动协商；修改端口灯的显示模式；控制Ｃｒｏｓｓｏｖｅｒ、ＦＥＦＩ等功能是否实施。
６．５．４．２读取ＰＨＹ的状态寄存器：
端口的连接状态；自动协商是否完成；ＰＨＹ选择的工作模式以及其它状态。 ６．５．４．３ ＭＡＣ利用ＳＭＩ完成的主要功能（允许自动协商的时候）：
上电的时候，ＭＡＣ修改ＰＨＹ的寄存器，控制端口是否进行自动协商，以及自动协商的能力，包括双工、速度、流控等；读取ＰＨＹ的状态寄存器１，判断自动协商是否完成；若完成，读取ＰＨＹ寄存器４和寄存器５，比较确定最终的工作模式；当正常工作以后，ＭＡＣ会不断读取ＰＨＹ的状态寄存器１，监控端口的连接状态。有的ＭＡＣ在正常上电的时候工作过程有所不同，如ＧＴ４８３５０只会设置ＰＨＹ的流控能力，不会修改别的能力。 ６．５．４．４ ＭＡＣ利用ＳＭＩ完成的附加功能：
一般的ＭＡＣ都留有ＳＭＩ接口，可以通过设置ＭＡＣ的寄存器，操作ＰＨＹ的寄存器。利用这个接口，可以在任何时候操作ＰＨＹ的寄存器，以实现特殊的要求。如：控制灯的显示模式；Ｃｒｏｓｓｏｖｅｒ功能；ＦＥＦＩ功能；更改端口的工作状态等等。 ６．５．５ 简单工作过程： ６．５．５．１ 以１００Ｍｂｐｓ为例，在发送方向上，当ＭＡＣ没有数据传输时，ＰＨＹ往传输线上发送“ｉｄｌｅ”
空闲信号。有数据传输的时候，ＰＨＹ将ＭＡＣ传过来的数据编码为ＭＬＴ－３信号传输到网络线上：一旦ＰＨＹ收到ＭＡＣ的前同步码序列后，它就发送Ｊ／Ｋ Ｓｔａｒｔ－ｏｆ－Ｓｔｒｅａｍ Ｄｅｌｉｍｉｔｅｒ （ＳＳＤ）信号接着传输包内容：剩余的前同步码、目的地址、原地址、帧长度、帧内容、ＣＲＣ，一旦包结束，ＰＨＹ就传输Ｔ／Ｒ Ｅｎｄ－ｏｆ－Ｓｔｒｅａｍ Ｄｅｌｉｍｉｔｅｒ （ＥＳＤ）信号然后返回到传输“ｉｄｌｅ”信号。ＰＨＹ在内部必须完成从ＭＩＩ（ＲＭＩＩ、ＳＭＩＩ）信号到ＭＬＴ－３信号的转化。首先ＰＨＹ从ＭＩＩ接口接收ＭＡＣ发送的数据（如果接口是ＲＭＩＩ，则ＰＨＹ必须先把ＲＭＩＩ信号转化成ＭＩＩ信号），４Ｂ／５Ｂ编码器把数据从４Ｂ编码方式转化为５Ｂ编码；再把５Ｂ编码的并行数据转化为串行数据，这里用到了串并转化器；然后ＰＨＹ对信号进行ＳＣＲＡＭＢＬＥ处理，以减少传输线上总的能量辐射；接着ＰＨＹ还必须完成数据从ＮＲＺ编码到ＮＲＺＩ编码的转化；最后把ＮＲＺＩ信号转变为ＭＬＴ－３信号由Ｍｕｌｔｉｍｏｄｅ ＤＡＣ 模块发送到ＭＤＩ接口。当然各个厂家的ＰＨＹ在完成以上的转变过程中，在先后的顺序上有一定的差别，但是都有包含以上各个模块，并且保证向上和向下的接口是完全符合标准的。
６．５．５．２ 以１００Ｍｂｐｓ为例，在接收方向上，ＰＨＹ必须把１２５Ｍ的串行的ＭＬＴ－３信号转化为ＭＩＩ（ＲＭＩＩ、ＳＭＩＩ）信号。ＰＨＹ从双绞线上接收ＭＬＴ－３信号。首先，ＡＧＣ模块对ＭＬＴ－３信号进行处理，去除信号中的直流分量，实现ｂａｓｅｌｉｎｅ ｗａｎｄｅｒ ｃｏｒｒｅｃｔｉｏｎ；数字锁相环会从接收到的数据恢复出１２５Ｍ的时钟，ＡＤＣ 模块利用此时钟对ＭＬＴ－３信号进行采样；把ＭＬＴ－３信号转化为ＮＲＺＩ信号；然后按照与发送相反的流程完成ＮＲＺＩ到ＮＲＺ信号的转化，ＤＥＳＣＲＡＭＢＬＥ，串并转化，４Ｂ／５Ｂ的译码；最后把处理完的信号送入ＦＩＦＯ，准备发送给ＭＡＣ。使用ＦＩＦＯ的主要原因是纠正恢复时钟与系统时钟之间存在的差别。
６．５．５．３ 对于１０／１００Ｍ自适应的ＰＨＹ，当端口工作在１０Ｍｂｐｓ和１００Ｍｂｐｓ主要的区别在于：
６．５．５．３．１ 对外的区别：工作于１０Ｍｂｐｓ的时候，ＰＨＹ的ＭＩＩ的时钟从２５Ｍ变为２．５Ｍ，所以在ＭＩＩ上
的采样上应有所变化，对于ＭＩＩ和ＲＭＩＩ接口是每１０个ＣＬＫ采样一次，对于ＳＭＩＩ接口是每１００个ＣＬＫ连续采样１０个ＣＬＫ。在ＭＤＩ上传送的数据是曼彻斯特编码信号。在ＭＡＣ没有数据传输时，ＰＨＹ在端口上传输的是Ｌｉｎｋ ｐｕｌｓｅｓ 即连接脉冲。其内部有ｌｉｎｋ ｔｅｓｔ功能可以通过探测Ｌｉｎｋ ｐｕｌｓｅｓ来确认连接，如果ｌｉｎｋ失败则返回ａｕｔｏ－ｎｅｇｏｔｉａｔｉｏｎ自协商阶段。 ６．５．５．３．２ 内部的区别：在１０ＢＡＳＥ－Ｔ时其内部的扰频器（ＳＣＲＡＭＢＬＥ），４Ｂ／５Ｂ编译码器，和ＮＲＺ／ＮＲＺＩ
转换器是不工作的，在编码转化方面使用串并转化器和ＮＲＺ／ Ｍａｎｃｈｅｓｔｅｒ编码器。ＰＨＹ主要是把接收进来的曼彻斯特编码转化为并行的４Ｂ编码信号，通过ＭＩＩ（ＲＭＩＩ、ＳＭＩＩ）接口传递给ＭＡＣ。
７
典型ＰＨＹ分析
７．１ ＭＡＲＶＥＬＬ的８８Ｅ３０８１
７．１．１ 定义：８端口１０／１００ Ｍｂｉｔｓ／ｓ快速以太网收发器 ７．１．２ 特性
７．１．２．１ 每个端口都能兼容ＩＥＥＥ８０２．３的１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ或者１００ＢＡＳＥ－ＦＸ； ７．１．２．２ 和ＭＡＣ的接口支持ＲＭＩＩ、ＳＭＩＩ和ＳＳＭＩＩ； ７．１．２．３ 提供了标准的ＳＭＩ接口；
７．１．２．４ 在端口工作在１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ时支持ＭＤＩ／ＭＤＩＸ反转功能（ＣＲＯＳＳＯＶＥＲ）； ７．１．２．５ 支持ＩＥＥＥ８０２．３ｕ的自动协商功能； ７．１．２．６ １００ｂａｓｅ－Ｔ的性能超过１５０米；
７．１．２．７ 在关闭自动协商下的，支持Ｆａｒ Ｅｎｄ Ｆａｕｌｔ Ｉｎｄｉｃａｔｅ； ７．１．２．８ 支持串行和并行的ＬＥＤ灯的指示；
７．１．２．９ 低的能量消耗，每个端口平均为３００ｍｗ； ７．１．２．１０ 在１００ｂａｓｅ－ＦＸ下支持ＰＥＣＬ接口； ７．１．２．１１ 标准的ＪＴＡＧ接口； ７．１．２．１２ ２０８脚ＰＱＦＰ封装。 ７．１．３ ＰＨＹ（Ｍ８Ｅ３０８１）原理图参考
７．１．３．１ 由Ｍ８Ｅ３０８１组成的交换系统框图
８８Ｅ３０８１和隔离变压器及ＲＪ－４５连结示意
７．１．３．２
说明：由于Ｍ８８Ｅ３０８１支持ＣＲＯＳＳＯＶＥＲ功能，所以选用隔离变压器的时候必须注意是否支持ＣＲＯＳＳＯＶＥＲ功能。
7.1.3.3 芯片内部功能结构
发送功能块功能块附加说明：Ｍ８８Ｅ３０８１的内部的分层并没有完全按照８０２．３规定。 发送：８０２．３中规定串并转化在ＰＣＳ层；
接收：８０２．３中规定ＣＬＯＣＫ ＣＲＥＣＯＶＥＲＹ 在ＰＭＡ层；串并转化 在ＰＣＳ层。
接收功能块
７．１．３．４ 原理设计注意事项 ７．１．３．４．１ Ｍ８８Ｅ３０８１的电源种类比较多，必须为每一种电源提供稳定的电压和足够的电流。 ７．１．３．４．２ 时钟信号：以ＲＭＩＩ为例，此时提供给Ｍ８８Ｅ３０８１的系统时钟为５０ＭＨＺ，此时钟同样也作
为ＲＭＩＩ信号的参考时钟。由于ＭＡＣ和ＰＨＹ之间的数据传输使用的时钟都是由外部提供，这就要求ＭＡＣ和ＰＨＹ的５０Ｍ的时钟必须同源且同相位。 ７．１．３．４．３ 复位信号：由于Ｍ８８Ｅ３０８５没有提供ＭＩＩ接口，所以ＰＨＹ没有比ＭＡＣ先复位的必要。 ７．１．３．４．４ ＳＭＩ接口：Ｍ８８Ｅ３０８１要求把ＭＤＩＯ通过１．５Ｋ的电阻上拉，但是这与一些ＭＡＣ的要求不符。
例如ＧＴ－４８３５０要求将ＭＤＣ和ＭＤＩＯ的管脚下拉。实际上Ｍ８８Ｅ３０８１的ＳＭＩ接口并不稳定，ＭＡＣ通过ＭＤＩＯ读取Ｍ８８Ｅ３０８１寄存器的时候经常会出错。在原理设计的时候可以在ＭＤＩＯ上预留一个并联的电容，当然在ＰＣＢ布板的时候，必须注意ＭＤＣ、ＭＤＩＯ以及数据信号之间的串扰。 ７．１．３．４．５ 管脚的配置：
管脚ＳＥＬ＿ＦＸＴＸ通过４．７Ｋ电阻下拉表示端口工作于ＴＸ模式下；管脚ＳＤＥＴ＋，ＳＤＥＴ－是作为复用管脚来使用的，在ＴＸ模式下ＳＤＥＴ＋为“１”表示自动协商打开，“０”表示自动协商关闭；ＴＸ模式下自动协商关闭时ＳＤＥＴ－为“１”表示１００Ｍｂｐｓ，“０”表示１０Ｍｂｐｓ，当自动协商打开时“１”表示使用非屏蔽双绞线，“０”表示屏蔽双绞线；在ＦＸ模式下自动协商自动关闭，ＳＤＥＴ＋，ＳＤＥＴ－用来判断是否有光纤信号的存在，当ＳＤＥＴ＋大于ＳＤＥＴ－时表示有光纤信号存在，否则表示光纤信号不存在。
管脚ＰＨＹ＿ＡＤＲ＿４，ＰＨＹ＿ＡＤＲ＿３用来设置Ｍ８８Ｅ３０８１的高位地址，其设置值必须符合ＭＡＣ的要求；
管脚ＳＥＬ＿ＲＭＩＩ可以设定与ＭＡＣ的接口；
管脚ＤＩＳ＿ＦＥＦＩ通过１０Ｋ电阻下拉，表示当自协商关闭时，ＦＥＦＩ有效； 管脚ＦＸ＿ＤＵＰＬＥＸ通过１０Ｋ的电阻上拉，配置为ＦＸ下 Ｆｕｌｌ Ｄｕｐｌｅｘ； 管脚ＴＸ＿ＤＵＰＬＥＸ通过１０Ｋ的电阻上拉，配置为ＴＸ下Ｆｕｌｌ Ｄｕｐｌｅｘ； 管脚ＩＮＴ＃如果不使用，可以通过１０Ｋ的电阻上拉；
管脚ＴＤＩ，ＴＣＫ，ＴＭＳ如果不使用，可以通过４．７Ｋ电阻上拉。ＴＤＯ悬空； 管脚ＴＲＳＴ＃如果不使用，可以通过４．７Ｋ电阻下拉； 管脚ＣＯＮＴＲＯＬ通过４．７Ｋ的电阻接地； 管脚ＲＳＥＴ－，ＲＳＥＴ＋通过２Ｋ的电阻相连接；
管脚ＶＲＥＦ通过４．７ＵＦ的钽电容接地，兼容通过４．７ＵＦ钽电容与ＲＳＥＴ＋相连； 管脚ＨＳＤＡＣ－，ＨＳＤＡＣ＋，ＴＳＴ＿ＰＴ，ＬＥＤＳＥＲ，ＬＥＤＥＮＡ悬空；
管脚ＬＥＤＣＬＫ兼容１０Ｋ上拉和１０Ｋ的下拉，用来设定端口的ＣＲＯＳＳＯＶＥＲ功能； 管脚ＬＥＤ＿ＤＩＳＴ通过１０Ｋ电阻下拉，设为正常的并行ＬＥＤ状态。
７．１．４ 典型ＰＨＹ（８８Ｅ３０８１） ＰＣＢ设计注意事项 ７．１．４．１ 地平面
７．１．４．３．１ 信号地（Ｓｉｇｎａｌ Ｇｒｏｕｎｄ）：地平面不要分割，要连续。信号层要用地或电源平面隔开。 ７．１．４．３．２ 机壳地（Ｃｈａｓｓｉｓ Ｇｒｏｕｎｄ）：隔离变压器下及ＲＪ－４５部分连结的地平面。与信号地的最小
间隔为０．０５英寸。如图七
图七
７．１．４．２ 电源
７．１．４．３．１ ８８Ｅ３０８１ 的电源有两种 ３．３Ｖ 和 ２．５Ｖ。其中ＶＤＤＡＨ （ａｎａｌｏｇ ｐｏｗｅｒ）和ＶＤＤＯ （ｄｉｇｉｔａｌ Ｉ／Ｏ
ｐｏｗｅｒ） 是３．３ Ｖ电压；ＶＤＤ （ｄｉｇｉｔａｌ ｐｏｗｅｒ） 和ＶＤＤＡＬ （ａｎａｌｏｇ ｐｏｗｅｒ） 是２．５ Ｖｏｌｔｓ。 ７．１．４．３．２ 其中ＶＤＤＡＨ和ＶＤＤＯ由３．３Ｖ的电源转化而来；ＶＤＤ和ＶＤＤＡＬ由２．５Ｖ的电源转化而来，ＰＣＢ
灌水时注意把各种电源分割开来。如下图所示：
７．１．４．３．３ 要避免在ＲＪ４５和隔离变压器的近ＲＪ４５端灌电源层。 ７．１．４．３ 信号线： ７．１．４．３．１ 时钟信号要先走，要尽量走得短、直，少打过孔。不要将时钟线走到ＰＨＹ下面。从５０Ｍ
时钟源到ＭＡＣ的走线长度与５０Ｍ时钟源到ＰＨＹ的走线长度不能相差过大。 ７．１．４．３．２ ＲＸ＋和ＲＸ－（或ＴＸ＋和ＴＸ－）为一对差分信号。一对差分信号走线要在同一面上，要尽量
等长、等间距。发送的差分信号对与接收的差分信号对不要在同一走线层，中间必须间隔着地层。
７．１．４．３．３ 连接ＲＥＳＴ＋／－的２Ｋ电阻要尽量靠近８８Ｅ３０８１ ７．１．４．３．４ 避免将数字信号靠得很近且让走线平行过长。
８ 典型ＰＨＹ分析 ８．１ ＬＵＣＥＮＴ的ＬＵ３Ｘ３４ＦＴＲ ８．１．１ 定义：４端口１０／１００Ｍｂｉｔｓ／ｓ 快速以太网收发器 ８．１．２ 特性
８．１．２．１ 每个端口都能兼容ＩＥＥＥ８０２．３的１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ或者１００ＢＡＳＥ－ＦＸ； ８．１．２．２ ＭＡＣ的接口支持ＲＭＩＩ和ＳＭＩＩ； ８．１．２．３ 提供了标准的ＳＭＩ接口；
８．１．２．４ 支持ＩＥＥＥ８０２．３ｕ的自动协商功能；
８．１．２．５ 在关闭自动协商下的，支持Ｆａｒ Ｅｎｄ Ｆａｕｌｔ Ｉｎｄｉｃａｔｅ； ８．１．２．６ 并行的ＬＥＤ灯指示；
８．１．２．７ 在１００ｂａｓｅ－ＦＸ下支持ＰＥＣＬ接口； ８．１．２．８ １２８脚ＳＱＦＰ封装。 ８．１．３ ＰＨＹ（ＬＵ３Ｘ３４ＦＴＲ）原理图参考。
８．１．３．１ 由ＬＵ３Ｘ３４ＦＴＲ组成的交换系统框图。
SWITCH FABRICMACMACMACMACRMII/SMIIRMII/SMIIRMII/SMIIRMII/SMIILU3X34FTR--//-----++//-////XX++++++TRXXXXXXTRTRTRMAGNETICSRJ45RJ45RJ45RJ45
MACMACMACMACRMII/SMIIRMII/SMIIRMII/SMIIRMII/SMIILU3X34FTR--------////////++++++++XXXXXXXXTRTRTRTRMAGNETICSRJ45RJ45RJ45RJ45
８．１．３．２ 芯片的内部的功能框图。
说明： 以上的两种ＰＨＹ的内部主要功能块都相同，对外的接口基本一致；但是内部各功能块的实现功能
的顺序，并不相同。例如扰频器和串并转化器。
８．１．３．３ 原理设计注意事项 ８．１．３．３．１ 原理的设计中的注意事项可以参考Ｍ８８Ｅ３０８１，ＬＵ３Ｘ３４ＦＴＲ的ＳＭＩ接口比Ｍ８８Ｅ３０８１要稳定。 ８．１．３．３．２ 管脚的配置：
管脚ＭＤＩＯ需要并联一个１．５Ｋ的上拉电阻；
管脚ＲＥＦ１００＿［０：３］通过一个３０１欧的电阻连接到地，作为１００ＢＡＳＥＴＸ的参考电阻； 管脚ＲＥＦ１０通过一个４．６５Ｋ的电阻连接到地，作为１０ＢＡＳＥＴ的参考电阻； 管脚ＴＰＴＸＴＲ通过４．７Ｋ的电阻下拉，上拉表示发送器的输出三态；
管脚ＥＲ通过４．７Ｋ的电阻下拉，上拉表示发送数据的上升沿小于３．５ｎＳ。
管脚ＰＨＹＡＤ［４：３］，必须根据ＭＡＣ的要求在相对应的管脚使用４．７Ｋ的上拉电阻（内部已经有４０Ｋ的下拉电阻）； 管脚ＴＥＳＴＭＳＥＬ直接拉低； 管脚ＩＳＯＬＡＴＥ直接拉低； 管脚ＩＮＴＺ可以悬空；
管脚ＦＯＳＥＬ内部有４０Ｋ的下拉电阻，表示端口工作于双绞线模式，可以通过一个４．７Ｋ的电阻上拉表示端口工作于光纤模式；
ａ） 当选择光纤工作模式的时候：
管脚ＡＮＥＮ／ＳＤ＋和管脚ＨＤ１０／ＳＤ－作为光纤信号检测的正负输入端，不作为配置管脚； ｂ） 当选择双绞线工作模式的时候：
管脚ＡＮＥＮ／ＳＤ＋，ＨＤ１０／ＳＤ－ＰＡＵＳＥ，ＦＤ１０，ＦＤ１００，ＨＤ１００，ＰＡＵＳＥ能够配置ＰＨＹ相应的寄存器，设置端口的工作状态。 ８．１．４ 典型ＰＨＹ（ＬＵ３Ｘ３４ＦＴＲ） ＰＣＢ设计注意事项 ８．１．４．１ 地平面
８．１．４．１．１ 信号地（Ｓｉｇｎａｌ Ｇｒｏｕｎｄ）： 地平面不要分割，要连续。信号层要用地或电源平面隔开 ８．１．４．１．２ 机壳地（Ｃｈａｓｓｉｓ Ｇｒｏｕｎｄ）：隔离变压器下及ＲＪ－４５部分连结的地平面。与信号地的最小间隔为０．２英寸。
８．１．４．２ 电源
８．１．４．２．１ ＬＵ３Ｘ３４ＦＴＲ 利用 ３．３Ｖ供电。供给４个部分使用，分别是数字，模拟，ＰＬＬ和输出驱动，这
四个部分的供电必须分开，以免电源之间互相干扰。如下图所示： ８．１．４．２．２ 要避免在ＲＪ４５和隔离变压器的近ＲＪ４５端灌电源层。
８．１．４．３ 信号线：
８．１．４．３．１ 时钟信号要先走，要尽量走得短、直，少打过孔。不要将时钟线走到ＰＨＹ下面。从５０Ｍ时
钟源到ＭＡＣ的走线长度与５０Ｍ时钟源到ＰＨＹ的走线长度不能相差过大。
８．１．４．３．２ ＲＸ＋和ＲＸ－（或ＴＸ＋和ＴＸ－）为一对差分信号。差分线的走线必须尽量短，当信号的走线过大
的时候，走线会变成ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ，将导致信号失真和ＥＭＩ；一对差分信号走线要在同一面上，要尽量等长、等间距。发送的差分信号对与接收的差分信号对不要在同一走线层，中间必须间隔着地层；差分线的线宽可以为 ０．００５ ｉｎ．—０．０１０ ｉｎ，线距可以为 ０．０１０ ｉｎ。（１ ｉｎｃｈ 英寸＝２５．４ ｍｉｌｌｉｍｅｔｒｅｓ 毫米）
８．１．４．３．３ 差分信号上必须有１００欧的差分阻抗；ＲＪ４５和 隔离变压器的“多余”管脚经过７５欧电阻和
高压电容接机壳地。隔离变压器的中间抽头可以连接到电源ＶＤＤＯ，以便于噪音（杂波）的吸收。
如图所示：
８．１．４．３．４ 一般情况下，ＭＩＩ信号的走线的长度不能超过１７．１ｉｎ；ＲＭＩＩ信号的走线的长度不能超过
８．６ｉｎ；ＳＭＩＩ信号的走线的长度不能超过３．４ｉｎ。如果超过以上长度必须使用一定的匹配方法，如使用串行匹配电阻。
９ 常见１０／１００Ｍ ＰＨＹ的简单介绍。 ９．１ ＭＡＲＶＥＬＬ的Ｍ８８Ｅ３０８１： ８端口１０／１００ Ｍｂｉｔｓ／ｓ快速以太网收发器；每个端口都能兼容ＩＥＥＥ８０２．３
的１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ或者１００ＢＡＳＥ－ＦＸ；和ＭＡＣ的接口支持ＲＭＩＩ、ＳＭＩＩ和ＳＳＭＩＩ。 ９．２ ＬＵＣＥＮＴ的ＬＵ３Ｘ３４ＦＴＲ： ４端口１０／１００ Ｍｂｉｔｓ／ｓ快速以太网收发器；每个端口都能兼容ＩＥＥＥ８０２．３
的１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ或者１００ＢＡＳＥ－ＦＸ；和ＭＡＣ的接口支持ＲＭＩＩ和ＳＭＩＩ。
９．３ ＬＥＶＥＬ ＯＮＥ的ＬＸＴ９７０Ａ： 单端口１０／１００ Ｍｂｉｔｓ／ｓ快速以太网收发器；每个端口都能兼容
ＩＥＥＥ８０２．３的１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ或者１００ＢＡＳＥ－ＦＸ；和ＭＡＣ的接口支持ＭＩＩ。 ９．４ ＬＥＶＥＬ ＯＮＥ的ＬＸＴ９７４Ａ： ４端口１０／１００ Ｍｂｉｔｓ／ｓ快速以太网收发器；每个端口都能兼容ＩＥＥＥ８０２．３
的１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ或者１００ＢＡＳＥ－ＦＸ；和ＭＡＣ的接口支持ＭＩＩ。
９．５ ＩＮＴＥＬ的ＬＸＴ９７８５： ８端口１０／１００ Ｍｂｉｔｓ／ｓ快速以太网收发器；每个端口都能兼容ＩＥＥＥ８０２．３
的１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ或者１００ＢＡＳＥ－ＦＸ；和ＭＡＣ的接口支持ＲＭＩＩ、ＳＭＩＩ和ＳＳＭＩＩ。 ９．６ ＲＥＡＬＴＥＫ的ＲＴＬ８２０４： ４端口１０／１００ Ｍｂｉｔｓ／ｓ快速以太网收发器；每个端口都能兼容ＩＥＥＥ８０２．３
的１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ；有一个端口支持１００ＢＡＳＥ－ＦＸ；和ＭＡＣ的接口支持ＲＭＩＩ。
９．７ ＡＭＤ的ＡＭ７９Ｃ８７５： ４端口１０／１００ Ｍｂｉｔｓ／ｓ快速以太网收发器；每个端口都能兼容ＩＥＥＥ８０２．３
的１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ；有一个端口支持１００ＢＡＳＥ－ＦＸ；和ＭＡＣ的接口支持ＲＭＩＩ。
９．８ ＡＬＴＩＭＡ的ＡＣ１０４ＱＦ： ４端口１０／１００ Ｍｂｉｔｓ／ｓ快速以太网收发器；每个端口都能兼容ＩＥＥＥ８０２．３
的１００ＢＡＳＥ－ＴＸ和１０ＢＡＳＥ－Ｔ；有一个端口支持１００ＢＡＳＥ－ＦＸ；和ＭＡＣ的接口支持ＲＭＩＩ。
10 参考资料
10.1 Ｃａｒｒｉｅｒ ｓｅｎｓｅ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ ｗｉｔｈ ｃｏｌｌｉｓｉｏｎ ｄｅｔｅｃｔｉｏｎ （ＣＳＭＡ／ＣＤ）ａｃｃｅｓｓ ｍｅｔｈｏｄ ａｎｄ ｐｈｙｓｉｃａｌ
ｌａｙｅｒ ｓｐｅｃｉｆｉｃａｔｉｏｎｓ （ＩＥＥＥ Ｓｔｄ ８０２．３， ２０００ Ｅｄｉｔｉｏｎ）。 １０．２ 芯片厂商提供的datasheet： ＭＡＲＶＥＬＬ的Ｍ８８Ｅ３０８１；
ＬＵＣＥＮＴ的ＬＵ３Ｘ３４ＦＴＲ； ＩＮＴＥＬ的ＬＸＴ９７８５；
ＬＥＶＥＬ ＯＮＥ的ＬＸＴ９７４Ａ。
１０ ＰＨＹ常见问题分析和调试：
１０．１ 调试工具和调试方法：
１０．１．１ 调试工具：万用表，示波器，ＰＣ。
１０．１．２ 调试方法：测试芯片的电源，复位和时钟信号；测试ＭＩＩ和ＭＤＩ上的波形。 １０．２ 常见问题调试：
１０．２．１ 现象：所有的端口都不能收发数据。
原因１：ＰＨＹ没有正常工作。
判定方法：保证端口具有自动协商能力，在端口没有ＬＩＮＫ的时候，测试ＰＨＹ是否有发送ＦＬＰ信号，以此来判断ＰＨＹ是否已经工作。当然在ＭＩＩ下可以测试ＭＩＩ上的发送和接收时钟信号是否产生。
原因２：隔离变压器的问题。
判定方法：测试对比隔离变压器输入和输出信号是否相同。
附加说明：对于使用ｃｒｏｓｓｏｖｅｒ功能的ＰＨＹ，必须选用支持此功能的隔离变压器。
原因３：ＭＡＣ的问题。
判定方法： 利用ＰＣ向交换机发送数据包，测试ＭＩＩ（ＲＭＩＩ）的ＲＸＤ上是否有相应的信号产生，如果
有问题可能在ＭＡＣ。
１０．２．２ 现象：单个端口不能收发。
原因１：焊接问题。
判定方法：检测电路上管脚的焊接及阻容的使用。 原因２：器件问题。
判定方法：按照信号的流向来一步步地测试，分析出问题的位置。将两台ＰＣ（装有ＳＮＩＦＦＥＲ）连接在不同的ＲＪ４５口上，利用ＳＮＩＦＦＥＲ向以太网发单帧（最好是广播帧 ），对信号进行跟踪测试。（自动协商在１００Ｍ）
Ａ． 当端口没有ＬＩＮＫ的时候，ＰＨＹ必须发送ＦＬＰ。 Ｂ． 隔离变压器必须把信号按照１：１的比例转发。
Ｃ． 端口连接上ＰＣ后，快速链路脉冲消失，取而代之的是差分信号，否则ＰＨＹ工作不正常。 Ｄ． ＰＣ发送一个单帧，这时交换机端口的ＬＩＮＫ／ＡＣＴ灯会闪，否则ＰＨＹ不正常。 Ｅ． 利用示波器捕获ＲＭＩＩ上是否有接收到信号，若没有ＰＨＹ不正常。
Ｆ． 捕获另一个接有ＰＣ的端口的ＲＭＩＩ信号是否存在，若没有ＭＡＣ工作不正常。 Ｇ． 发送方端口的ＬＩＮＫ／ＡＣＴ灯同样会有闪，否则ＰＨＹ不正常。
１０．２．３ 现象：数据收发的过程中内容出错（ＣＲＣ）。
原因１：经过ＰＨＹ转发的数据信号不符合标准。
判定方法：对数据信号的波形测试，核对波形是否符合标准。 原因２：数据线上信号之间的相互串扰。（单口数据传输出错） 判定方法：对有疑问的数据线使用飞线。
原因３：数据线干扰了ＭＤＣ（ＩＯ），导致ＭＡＣ对端口的ＬＩＮＫ状态的判断出错。（每个口均有数据传输出错，此现象出现在Ｍ８８Ｅ３０８１）
判定方法：对ＭＤＣ（ＩＯ）信号使用飞线，或者使用匹配电阻（容）。
１０．２．４ 现象：交换机的长线性能不好。
原因１：ＰＨＹ本身的性能问题。 判定方法：更换ＰＨＹ。
原因２：差分信号线上匹配电阻的摆放位置。
判定方法： 修改匹配电阻的位置，发送线上的匹配电阻靠近ＰＨＹ，接收线上的匹配电阻靠近隔离
变压器。
１０．２．５ 现象：ＡＣ１０４ＱＦ端口ＬＩＮＫ上了以后，对方刚开始发送的数据会丢失。
原因：ＡＣ１０４ＱＦ会对线路的状态进行探测，修改内部的参数，导致在ＬＩＮＫ后的瞬间无法工作。 判定方法：ＬＩＮＫ上以后，过一会儿再发帧，数据不会丢失。
附加说明：当ＭＡＣ和ＰＨＹ集成的端口数目不一致的时候，比如８口的ＭＡＣ连接着两个４口的ＰＨＹ，
此时两个ＰＨＹ共享一组ＭＤＣ（ＩＯ）。在这种情况下必须配置好ＰＨＹ的地址，ＰＨＹ的地址在ＭＡＣ和ＰＨＹ上都必须设置统一，否则ＭＤＩＯ数据流会出错。
１０．３ 基本信号测试：
利用万用表、频率计以及示波器等工具，对ＰＨＹ的时钟、复位、电压和各种波形进行测试，
判断各种信号是否符合要求。具体方法可参考《ＳＷＩＴＣＨ、ＨＵＢ电气特性测试规范 Ｖｅｒ：１．１》。以下是一些波形的参考图。
附加图片说明：
图一：ＲＭＩＩ上的ＲＸＤ信号及ＰＨＹ的系统时钟 图二：ＲＭＩＩ上的ＴＸＤ信号及ＰＨＹ的系统时钟 图三：ＳＭＩ信号ＭＤＣ和ＭＤＩＯ 图四：ＭＬＴ－３信号
图一：ＰＨＹ的系统时钟及ＲＭＩＩ上的ＲＸＤ信号
图二： ＰＨＹ的系统时钟及ＲＭＩＩ上的ＴＸＤ信号
图三：ＳＭＩ信号ＭＤＩＯ和ＭＤＣ
图四：ＭＬＴ－３信号（一组差分信号对）
因篇幅问题不能全部显示，请点此查看更多更全内容